크리스탈 로드캐패시터 설계에 관한 글

아래 블로그에서 잘 설명되어 있음.

http://subbylife.blog.me/80065226362

http://www.ellim21.co.kr/bbs/index.php?bbsMode=view&id=33&code=lab_pds&page=1

http://cfm.citizen.co.jp/english/crystal/attention/index.html

요약을 해보면, 

<용어>

• Load Capcitance : 크리스탈의 두 핀에서 바라본 발진회로의 Capacitor의 값. Cristal의 CL값과 동일하게 해야한다.
• Frequency Tolerance : 주파수 혀용 변화치.
• Frequency Stability over temperature : Operating temperature 에서 주파수 허용 변화치.
• ESR (Equivalent Series Resistance)
• 너무 낮은 ESR을 가진 Crystal을 사용하는 경우
• Drive level이 너무 높아져 Crystal을 손상시킬 우려가 있다.
• 너무 높은 ESR을 가진 Crystal을 사용하는 경우
• 제대로 Crystal이 동작 하지 않을 우려가 있다.
• 최적의 구동법
• 구동 가능한 범위 내에서 최소의 level로 구동.
• Shut Capcitane
• 공징하지 않는 주파수에서 전극 양단의 capacitance를 의미
• Shunt capacitane가 높으면 Cystal의 고모 전류가 커진다.

<Crystal의 Load Capacitance 계산 법>

위 사진은 기본적인 Crystal의 회로이다. 기본적인 계산식은 아래와 같다.

CL = (Cext // Cext) + Cint + Cstray = ( ( Cext x Cext ) / ( Cext + Cext ) )  + Cint + Cstray

하지만 실제로 IC내부의 Cint는 위 그림과 같이 구성되어 있지 않다.

위 사진 처럼 IC 내부에 CG, CD와 같이 Cap이 연결되어 있다. 그렇기 때문에 아래와 같이 수식이 변경이 가능하다.

CL = (Cin(CG) + Cext) // (Cin(CD) + Cext) + Cstray

※ Cin : IC 내부 PAD의 Cap 성분.

※ Cext : IC 외부의 Cap 성분, Crystal에 연결하는 Cap.

※ Cstray : PCB 패턴의 Cap 성분.

Cin의 2개의 Cap성분은 동일하고, Cext의 2개의 Cap 성분을 동일하다고 가정을 하면,

CL = Cin + Cext + Cstray

로 수식을 간단히 할 수 있다.

결과 적으로 Crystal의 Load Capacitance는 (Cin + Cext + Cstray)와 같도록 외부에 Capcitor를 달아주면 정상적으로 동작을 한다.